Предлагаю рассмотреть возможность эмуляции FPM RAM с помощью микроконтроллера\плис на основе DDR SDRAM. Честно говоря меня уже давно посещала такая мысль, скорее всего не одного меня даже. Быстрый поиск в гугле ничего не даёт.
По сути, если прикинуть, в реализации нет ничего сложного, при желании можно без лишних преобразований подключить микросхему ddr памяти к разъёму 30пин. Адрессные линии А0-А12 у нас будут сразу, а 8 линий данных мы наберём из 2х четырёх битных микросхем.
Что нас останавливает:
1. Уровни SSTL 2 вместо TTL.
2. Напряжение питания 2,6 вместо 5ти.
3. "Двойная шина".
4. QDS сигналал.
5. Банки в микросхеме.
6. Разная организация цикла.
7. Синхронный\асинхронный доступ.
Первый и второй пункты легко решить преобразователем уровней и обычным линейным стабилизатором. Третий удвоителем частоты, точне делителем в нашем случае, а можно вообще забить и использовать пол шины. На счёт 4го пока не думал. Пятый пункт - использовать один банк. Шестой пункт самая узкая часть, но если взглянуть на схемотехнику, современнная микросхема ддр памяти не особо чувствительна к "высоким таймингам". Седмой пункт надо обдумать =)
PS: лирическое отступление, я создал эту тему в 6 утра после бессоной рабочей ночи, если где то "брежу" поправьте пожалуйста
и да, в описании ошибка, имелась в виду FPM память.
.
? Сколько вы хотите потратить на этот проект?